由于读/写时序不一样造成的另一个问题是眼图的测量。在DDR3及之前的规范中没 有要求进行眼图测试,但是很多时候眼图测试是一种快速、直观衡量信号质量的方法,所以 许多用户希望通过眼图来评估信号质量。而对于DDR4的信号来说,由于时间和幅度的余量更小,必须考虑随机抖动和随机噪声带来的误码率的影响,而不是做简单的建立/保 持时间的测量。因此在DDR4的测试要求中,就需要像很多高速串行总线一样对信号叠加 生成眼图,并根据误码率要求进行随机成分的外推,然后与要求的小信号张开窗口(类似 模板)进行比较。图5 . 8是DDR4规范中建议的眼图张开窗口的测量方法(参考资料: JEDEC STANDARD DDR4 SDRAM,JESD79-4)。DDR5 接收机一致性和表征测试应用软件。USB测试DDR一致性测试推荐货源
由于DDR4的数据速率会达到3.2GT/s以上,DDR5的数据速率更高,所以对逻辑分析仪的要求也要很高,需要状态采样时钟支持1.6GHz以上且在双采样模式下支持3.2Gbps 以上的数据速率。基于高速逻辑分析仪的DDR4/5协议测试系统。图中是通过 DIMM条的适配器夹具把上百路信号引到逻辑分析仪,相应的适配器要经过严格测试,确 保在其标称的速率下不会因为信号质量问题对协议测试结果造成影响。目前的逻辑分析仪可以支持4Gbps以上信号的采集和分析。广东DDR测试DDR一致性测试DDR4/LPDDR4 一致性测试;
我们看到,在用通用方法进行的眼图测试中,由于信号的读写和三态都混在一起,因此很难对信号质量进行评估。要进行信号的评估,第1步是要把读写信号分离出来。传统上有几种方法用来进行读写信号的分离,但都存在一定的缺陷。可以利用读写Preamble的宽度不同用脉冲宽度触发,但由于JEDEC只规定了WritePreamble宽度的下限,因此不同芯片间Preamble的宽度可能是不同的,而且如果Read/Write的Preamble的宽度一样,则不能进行分离。也可以利用读写信号的幅度不同进行分离,如图7-138中间 的图片所示,但是如果读写信号幅度差别不大,则也不适用6还可以根据RAS、CAS、CS、 WE等控制信号来分离读写,但这种方法要求通道数多于4个,只 有带数字通道的MSO示波器才能满足要求,比如Agilent的MS09000A系列或者 MSOX90000A系列,对于用户示波器的要求比较高。
DDR的信号仿真验证
由于DDR芯片都是采用BGA封装,密度很高,且分叉、反射非常严重,因此前期的仿 真是非常必要的。借助仿真软件中专门针对DDR的仿真模型库仿真出的通道损 耗以及信号波形。
仿真出信号波形以后,许多用户需要快速验证仿真出来的波形是否符合DDR相关规 范要求。这时,可以把软件仿真出的DDR的时域波形导入到示波器中的DDR测试软件中 ,并生成相应的一致性测试报告,这样可以保证仿真和测试分析方法的一致,并且 便于在仿真阶段就发现可能的信号违规 扩展 DDR4 和 LPDDR4 合规性测试软件的功能。
为了针对复杂信号进行更有效的读/写信号分离,现代的示波器还提供了很多高级的信号 分离功能,在DDR测试中常用的有图形区域触发的方法和基于建立/保持时间的触发方法。
图形区域触发是指可以用屏幕上的特定区域(Zone)定义信号触发条件。用 区域触发功能对DDR的读/写信号分离的 一 个例子。用锁存信号DQS信号触发可以看到 两种明显不同的DQS波形, 一 种是读时序的DQS波形,另 一 种是写信号的DQS波形。打 开区域触发功能后,通过在屏幕上的不同区域画不同的方框,就可以把感兴趣区域的DQS 波形保留下来,与之对应的数据线DQ上的波形也就保留下来了。 DDR、DDR2、DDR3、DDR4都有什么区别?江西DDR一致性测试DDR测试
DDR 设计、测试、验证和一致性测试。USB测试DDR一致性测试推荐货源
如果PCB的密度较高,有可能期望测量的引脚附近根本找不到合适的过孔(比如采用双面BGA贴装或采用盲埋孔的PCB设计时),这时就需要有合适的手段把关心的BGA引脚上的信号尽可能无失真地引出来。为了解决这种探测的难题,可以使用一种专门的BGAInterposer(BGA芯片转接板,有时也称为BGA探头)。这是一个专门设计的适配器,使用时要把适配器焊接在DDR的内存颗粒和PCB板中间,并通过转接板周边的焊盘把被测信号引出。BGA转接板内部有专门的埋阻电路设计,以尽可能减小信号分叉对信号的影响。一个DDR的BGA探头的典型使用场景。USB测试DDR一致性测试推荐货源
深圳市力恩科技有限公司属于仪器仪表的高新企业,技术力量雄厚。力恩科技是一家有限责任公司企业,一直“以人为本,服务于社会”的经营理念;“诚守信誉,持续发展”的质量方针。公司始终坚持客户需求优先的原则,致力于提供高质量的实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪。力恩科技将以真诚的服务、创新的理念、***的产品,为彼此赢得全新的未来!
克劳德高速数字信号测试实验室 一个实际的DDR4总线上的读时序和写时序。从两张图我们可 以看到,在实际的DDR总线上,读时序、写时序是同时存在的。而且对于读或者写时序来 说,DQS(数据锁存信号)相对于DQ(数据信号)的位置也是不一样的。对于测试来说,如果 没有软件的辅助,就需要人为分别捕获不同位置的波形,并自己判断每组Burst是读操作还 是写操作,再依据不同的读/写规范进行相应参数的测试,因此测量效率很低,而且无法进行 大量的测量统计。 DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。青海DDR一致性测试参考价格 自动化一致性测试 因为DDR3总线测试信号...