时域数字信号转换得到的频域信号如果起来,则可以复现原来的时域信号。
描绘了直流频率分量加上基频频率分量与直流频域分量加上基频和3倍频频率分量,以及5倍频率分量成的时域信号之间的差别,我们可以看到不同频域分量的所造成的时域信号边沿的差别。频域里包含的频域分量越多,这些频域分量成的时域信号越接近 真实的数字信号,高频谐波分量主要影响信号边沿时间,低频的分量影响幅度。当然,如果 时域数字信号转变岀的一个个频率点的正弦波都叠加起来,则可以完全复现原来的时域 数字信号。其中复原信号的不连续点的震荡被称为吉布斯震荡现象。 数字信号处理系统设计流程;设备数字信号测试销售厂
数字信号的时域和频域
数字信号的频率分量可以通过从时域到频域的转换中得到。首先我们要知道时域是真实世界,频域是更好的用于做信号分析的一种数学手段,时域的数字信号可以通过傅里叶变换转变为一个个频率点的正弦波的。这些正弦波就是对应的数字信号的频率分量。假如定义理想方波的边沿时间为0,占空比50%的周期信号,其在傅里叶变换后各频率分量振幅。
可见对于理想方波,其振幅频谱对应的正弦波频率是基频的奇数倍频(在50%的占空比下)。奇次谐波的幅度是按1"下降的(/是频率),也就是-20dB/dec(-20分贝每十倍频)。 吉林数字信号测试产品介绍数字信号的预加重(Pre-emphasis);
反映的是一个5Gbps的信号经过35英寸的FR-4板材传输后的眼图,以及经过CTLE均衡后对眼图的改善。
FFE均衡的作用基本上类似于FIR(有限脉冲响应)滤波器,其方法是根据相邻比特的电压幅度的加权值进行当前比特幅度的修正,每个相邻比特的加权系数直接和通道的冲激响应有关。下面是一个三阶FFE的数学描述:
e(t)=cor(t-(0Tp))+cir(t-(1Tp))+czr(t-(2Tp))
式中,e(t)为时间t时的电压波形,是经校正(或均衡)后的电压波形;Tp为时间延迟(抽头的时间延迟);r(t-nTp)为距离当前时间n个抽头延迟之前的波形,是未经校正(或均衡)的波形;c,为校正系数(抽头系数)。
我们经常使用到的总线根据数据传输方式的不同,可以分为并行总线和串行总线。
并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上,数据线、地址线、控制线等都是并行传输,比如要传输8位的数据宽度,就需要8根数据信号线同时传输;如果要传输32位的数据宽度,就需要32根数据信号线同时传输。除了数据线以外,如果要寻址比较大的地址空间,还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序,其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。 数字信号处理系统的性能取决于3个因素:采样频率、架构、字长。
通常情况下预加重技术使用在信号的发送端,通过预先对信号的高频分量进行增强来 补偿传输通道的损耗。预加重技术由于实现起来相对简单,所以在很多数据速率超过 1Gbps 的总线中使用,比如PCle,SATA 、USB3 .0 、Displayport等总线中都有使用。当 信号速率进一步提高以后,传输通道的高频损耗更加严重,靠发送端的预加重已经不太 够用,所以很多高速总线除了对预加重的阶数进一步提高以外,还会在接收端采用复杂的均 衡技术,比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等总线中都 在接收端采用了均衡技术。采用了这些技术后,FR-4等传统廉价的电路板材料也可以应用 于高速的数字信号传输中,从而节约了系统实现的成本。数字信号处理系统架构分析;吉林数字信号测试产品介绍
数字信号的时钟分配(Clock Distribution);设备数字信号测试销售厂
需要注意的是,采用8b/10b编码方式也是有缺点的,比较大的缺点就是8bit到10bit的编码会造成额外的20%的编码开销,所以很多10Gbps左右或更高速率的总线不再使用8b/10b编码方式。比如PCIe1.0和PCIe2.0的总线速率分别为2.5Gbps和5Gbps,都是采用8b/10b编码,而PCle3.0、PCle4.0、PCle5.0的总线速率分别达到8Gbps、16Gbps和32Gbps,并通过效率更高的128b/130b的编码结合扰码的方法来实现直流平衡和嵌入式时钟。另一个例子是FibreChannel总线,1xFC、2xFC、4xFC、8xFC的数据速率分别为1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b编码,而16xFC 、32xFC 的数据速率分别 为14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b编码方式。64b/66b编码在 10G和100G以太网中也有广泛应用。设备数字信号测试销售厂
数据经过8b/10b编码后有以下优点: (1)有足够多的跳变沿,可以从数据中进行时钟恢复。正常传输的数据中可能会有比较长的连续的0或者连续的1,而进行完8b/10b编码后,其编码规则保证了编码后的数据流中不会出现超过5个连续的0或1,信号中会出现足够多的跳变沿,因此可以采用嵌入式的时钟方式,即接收端可以从数据流中通过PLL电路直接恢复时钟,不需要专门的时钟传输通道。 (2)直流平衡,可以采用AC耦合方式。经过编码后数据中不会出现连续的0或者1, 但还是有可能在某个时间段内0或者1的数量偏多一些。从上面的编码表中我们可以看 到,同一个Byte对应有正、负两组10bit的编码, 一...