测试服务DDR3测试方案

· 工业规范标准，Specification：如果所设计的功能模块要实现某种工业标准接口或者协议，那一定要找到相关的工业规范标准，读懂规范之后，才能开始设计。

因此，为实现本设计实例中的 DDR 模块，需要的技术资料和文档。

由于我们要设计 DDR 存储模块，那么在所有的资料当中，应该较早了解 DDR 规范。通过对 DDR 规范文件「JEDEC79R」的阅读，我们了解到，设计一个 DDR 接口，需要满足规范中规定的 DC，AC 特性及信号时序特征。下面我们从设计规范要求和器件本身特性两个方面来解读，如何在设计中满足设计要求。 是否可以使用多个软件工具来执行DDR3内存的一致性测试？测试服务DDR3测试方案

DDR3： DDR3釆用SSTL_15接口，I/O 口工作电压为1.5V；时钟信号频率为400〜 800MHz；数据信号速率为800〜1600Mbps,通过差分选通信号双沿釆样；地址/命令/控制信 号在1T模式下速率为400〜800Mbps,在2T模式下速率为200〜400Mbps；数据和选通信号 仍然使用点对点或树形拓扑，时钟/地址/命令/控制信号则改用Fly-by的拓扑布线；数据和选 通信号有动态ODT功能；使用Write Leveling功能调整时钟和选通信号间因不同拓扑引起的 延时偏移，以满足时序要求。北京DDR测试DDR3测试如何执行DDR3的一致性测试？

单击Impedance Plot (expanded),展开显示所有网络走线的阻抗彩图。双击彩图 上的任何线段，对应的走线会以之前定义的颜色在Layout窗口中高亮显示。

单击Impedance Table,可以详细查看各个网络每根走线详细的阻抗相关信息，内 容包括走线名称、走线长度百分比、走线阻抗、走线长度、走线距离发送端器件的距离、走 线延时，

单击Impedance Overlay in Layout,可以直接在Layout视图中查看走线的阻抗。在 Layer Selection窗口中单击层名称，可以切换到不同层查看走线阻抗视图。

高速DDRx总线系统设计

首先简要介绍DDRx的发展历程，通过几代DDR的性能及信号完整性相关参数的 对比，使我们对DDRx总线有了比较所有的认识。随后介绍DDRx接口使用的SSTL电平， 以及新一代DDR4使用的POD电平，这能帮助我们在今后的设计中更好地理解端接匹配、拓 扑等相关问题。接下来回顾一下源同步时钟系统，并推导源同步时钟系统的时序计算方法。 结果使用Cadence的系统仿真工具SystemSI,通过实例进行DDRx的信号完整性仿真和时序 分析。 何时需要将DDR3内存模块更换为新的？

创建工程启动SystemSI工具，单击左侧Workflow下的LoadaNew/ExistingWorkspace菜单项,在弹出的WorkspaceFile对话框中选择Createanewworkspace,单击OK按钮。在弹出的SelectModule对话框中选择ParallelBusAnalysis模块，单击OK按钮。选择合适的License后弹出NewWorkspace对话框在NewWorkspace对话框中选择Createbytemplate单选框，选择个模板addr_bus_sparam_4mem,设置好新建Workspace的路径和名字，单击0K按钮。如图4-36所示，左侧是Workflow,右侧是主工作区。

分配旧IS模型并定义总线左侧Workflow提示第2步为AssignIBISModels,先给内存控制器和SDRAM芯片分配实际的IBIS模型。双击Controller模块，在工作区下方弹出Property界面，左侧为Block之间的连接信息，右侧是模型设置。单击右下角的LoadIBIS...按钮，弹出LoadIBIS对话框。 如何解决DDR3一致性测试期间出现的错误？江西DDR3测试项目

DDR3一致性测试是否适用于超频内存模块？测试服务DDR3测试方案

LPDDR2 (低功耗 DDR2) : LPDDR2 釆用 HSUL_12 接口，I/O 口工作电压为 1.2V；时 钟信号频率为166〜533MHz；数据和命令地址(CA)信号速率333〜1066Mbps,并分别通过 差分选通信号和时钟信号的双沿釆样；控制信号速率为166〜533Mbps,通过时钟信号上升沿 采样；一般用于板载(Memory・down)设计，信号通常为点对点或树形拓扑，没有ODT功能。

LPDDR3 0氐功耗DDR3) : LPDDR3同样釆用HSUL_12接口，I/O 口工作电压为1.2V； 时钟信号频率为667〜1066MHz；数据和命令地址(CA)信号速率为1333〜2133Mbps,分别 通过差分选通信号和时钟信号的双沿釆样；控制信号速率为667〜1066Mbps,通过时钟上升 沿釆样；一般用于板载设计，数据信号一般为点对点拓扑，命令地址和控制信号一般也釆用 Fly-by走线，有些情况下可以使用树形走线；数据和选通信号支持ODT功能；也支持使用 Write Leveling功能调整时钟和选通信号间的延时偏移。 测试服务DDR3测试方案