企业商机
PCI-E测试基本参数
  • 品牌
  • 克劳德
  • 型号
  • PCI-E测试
PCI-E测试企业商机

·TransactionProtocolTesting(传输协议测试):用于检查设备传输层的协议行为。·PlatformBIOSTesting(平台BIOS测试):用于检查主板BIOS识别和配置PCIe外设的能力。对于PCIe4.0来说,针对之前发现的问题以及新增的特性,替换或增加了以下测试项目·InteroperabilityTesting(互操作性测试):用于检查主板和插卡是否能够训练成双方都支持的比较高速率和比较大位宽(Re-timer要和插卡一起测试)。·LaneMargining(链路裕量测试):用于检查接收端的链路裕量扫描功能。其中,针对电气特性测试,又有专门的物理层测试规范,用于规定具体的测试项目和测试方法。表4.2是针对PCIe4.0的主板或插卡需要进行的物理层测试项目,其中灰色背景的测试项目都涉及链路协商功能。PCI-E测试信号质量测试;解决方案PCI-E测试高速信号传输

解决方案PCI-E测试高速信号传输,PCI-E测试

另外,在PCIe4 .0发送端的LinkEQ以及接收容限等相关项目测试中,都还需要用到能 与被测件进行动态链路协商的高性能误码仪。这些误码仪要能够产生高质量的16Gbps信  号、能够支持外部100MHz参考时钟的输入、能够产生PCIe测试需要的不同Preset的预加  重组合,同时还要能够对输出的信号进行抖动和噪声的调制,并对接收回来的信号进行均 衡、时钟恢复以及相应的误码判决,在进行测试之前还需要能够支持完善的链路协商。17是 一 个典型的发射机LinkEQ测试环境。由于发送端与链路协商有关的测试项目  与下面要介绍的接收容限测试的连接和组网方式比较类似,所以细节也可以参考下面章节  内容,其相关的测试软件通常也和接收容限的测试软件集成在一起。解决方案PCI-E测试高速信号传输一种PCIE通道带宽的测试方法;

解决方案PCI-E测试高速信号传输,PCI-E测试

PCIe4.0的测试项目PCIe相关设备的测试项目主要参考PCI-SIG发布的ComplianceTestGuide(一致性测试指南)。在PCIe3.0的测试指南中,规定需要进行的测试项目及其目的如下(参考资料:PCIe3.0ComplianceTestGuide):·ElectricalTesting(电气特性测试):用于检查主板以及插卡发射机和接收机的电气性能。·ConfigurationTesting(配置测试):用于检查PCIe设备的配置空间。·LinkProtocolTesting(链路协议测试):用于检查设备的链路层协议行为。

随着数据速率的提高,在发送端对信号高频进行补偿还是不够,于是PCIe3.0及 之后的标准中又规定在接收端(RX端)还要对信号做均衡(Equalization),从而对线路的损 耗进行进一步的补偿。均衡电路的实现难度较大,以前主要用在通信设备的背板或长电缆 传输的场合,近些年也逐渐开始在计算机、消费类电子等领域应用,比如USB3.0、SATA 6G、DDR5中也均采用了均衡技术。图4 .4分别是PCIe3 .0和4 .0标准中对CTLE均衡器 的频响特性的要求。可以看到,均衡器的强弱也有很多挡可选,在Link Training阶段TX 和RX端会协商出一个比较好的组合(参考资料: PCI ExpressR Base Specification 4 .0)。PCI-E 3.0及信号完整性测试方法;

解决方案PCI-E测试高速信号传输,PCI-E测试

虽然在编码方式和芯片内部做了很多工作,但是传输链路的损耗仍然是巨大的挑战,特 别是当采用比较便宜的PCB板材时,就不得不适当减少传输距离和链路上的连接器数量。 在PCIe3.0的8Gbps速率下,还有可能用比较便宜的FR4板材在大约20英寸的传输距离 加2个连接器实现可靠信号传输。在PCle4.0的16Gbps速率下,整个16Gbps链路的损耗 需要控制在-28dB @8GHz以内,其中主板上芯片封装、PCB/过孔走线、连接器的损耗总 预算为-20dB@8GHz,而插卡上芯片封装、PCB/过孔走线的损耗总预算为-8dB@8GHz。

整个链路的长度需要控制在12英寸以内,并且链路上只能有一个连接器。如果需要支持更 长的传输距离或者链路上有更多的连接器,则需要在链路中插入Re-timer芯片对信号进行 重新整形和中继。图4.6展示了典型的PCle4.0的链路模型以及链路损耗的预算,图中各 个部分的链路预算对于设计和测试都非常重要,对于测试部分的影响后面会具体介绍。 PCI-E测试和协议调试;解决方案PCI-E测试销售厂

PCI-E 3.0测试接收端的变化;解决方案PCI-E测试高速信号传输

要精确产生PCle要求的压力眼图需要调整很多参数,比如输出信号的幅度、预加重、 差模噪声、随机抖动、周期抖动等,以满足眼高、眼宽和抖动的要求。而且各个调整参数之间 也会相互制约,比如调整信号的幅度时除了会影响眼高也会影响到眼宽,因此各个参数的调 整需要反复进行以得到 一个比较好化的组合。校准中会调用PCI-SIG的SigTest软件对信号 进行通道模型嵌入和均衡,并计算的眼高和眼宽。如果没有达到要求,会在误码仪中进 一步调整注入的随机抖动和差模噪声的大小,直到眼高和眼宽达到参数要求。解决方案PCI-E测试高速信号传输

与PCI-E测试相关的文章
设备PCI-E测试系列 2026-02-01

PCIe4.0的接收端容限测试在PCIel.0和2.0的时代,接收端测试不是必需的,通常只要保证发送端的信号质量基本就能保证系统的正常工作。但是从PCle3.0开始,由于速率更高,所以接收端使用了均衡技术。由于接收端更加复杂而且其均衡的有效性会影响链路传输的可靠性,所以接收端的容限测试变成了必测的项目。所谓接收容限测试,就是要验证接收端对于恶劣信号的容忍能力。这就涉及两个问题,一个是恶劣信号是怎么定义的,另一个是怎么判断被测系统能够容忍这样的恶劣信号。PCI-e的软件编程接口;设备PCI-E测试系列 PCle5.0接收端CILE均衡器的频率响应PCIe5.0的主板和插卡的测试方法与PCIe4...

与PCI-E测试相关的问题
信息来源于互联网 本站不为信息真实性负责