福建半导体芯片封装流程

系统级封装的优势，SiP和SoC之间的主要区别在于，SoC 将所需的每个组件集成到同一芯片上，而 SiP方法采用异构组件并将它们连接到一个或多个芯片载波封装中。例如，SoC将CPU，GPU，内存接口，HDD和USB连接，RAM / ROM和/或其控制器集成到单个芯片上，然后将其封装到单个芯片中。相比之下，等效的SiP将采用来自不同工艺节点（CMOS，SiGe，功率器件）的单独芯片，将它们连接并组合成单个封装到单个基板（PCB）上。考虑到这一点，很容易看出，与类似的SoC相比，SiP的集成度较低，因此SiP的采用速度很慢。然而，较近，2.5D 和 3D IC、倒装芯片技术和封装技术的进步为使用 SiP 提供的可能性提供了新的视角。有几个主要因素推动了当前用SiP取代SoC的趋势：通信SiP在无线通信领域的应用较早，也是应用较为普遍的领域。福建半导体芯片封装流程

3D SIP。3D封装和2.5D封装的主要区别在于：2.5D封装是在Interposer上进行布线和打孔，而3D封装是直接在芯片上打孔和布线，电气连接上下层芯片。3D集成目前在很大程度上特指通过3D TSV的集成。物理结构：所有芯片及无源器件都位于XY平面之上且芯片相互叠合，XY平面之上设有贯穿芯片的TSV，XY平面之下设有基板布线及过孔。电气连接：芯片采用TSV与RDL直接电连接。3D集成多适用于同类型芯片堆叠，将若干同类型芯片竖直叠放，并由贯穿芯片叠放的TSV相互连接而成，见下图。类似的芯片集成多用于存储器集成，如DRAM Stack和FLASH Stack。福建半导体芯片封装流程SiP封装基板半导体芯片封装基板是封装测试环境的关键载体。

不同类别芯片进行3D集成时，通常会把两个不同芯片竖直叠放起来，通过TSV进行电气连接，与下面基板相互连接，有时还需在其表面做RDL，实现上下TSV连接。4D SIP，4D集成定义主要是关于多块基板的方位和相互连接方式，因此在4D集成也会包含2D，2.5D，3D的集成方式。物理结构：多块基板采用非平行的方式进行安装，且每一块基板上均设有元器件，元器件的安装方式具有多样性。电气连接：基板间采用柔性电路或焊接的方式相连，基板中芯片的电气连接多样化。

SiP 封装优势：1）短产品研制和投放市场的周期，SiP在对系统进行功能分析和划分后，可充分利用商品化生产的芯片资源，经过合理的电路互连结构及封装设计，易于修改、生产，力求以较佳方式和较低成本达到系统的设计性能，无需像SoC那样进行版图级布局布线，从而减少了设计、验证、调试的复杂性与系统实现量产的时间，可比SoC节省更多的系统设计和生产费用，投放市场的时间至少可减少1/4。2）所有元件在一个封装壳体内，缩短了电路连接，见笑了阻抗、射频、热等损耗影响。提高了光，电等信号的性能。SIP模组能够减少仓库备料的项目及数量，简化生产的步骤。

封装（Package），是把晶圆上切下来的裸片装配为芯片较终产品的过程，简单地说，就是把制造厂生产出来的集成电路裸片放在一块起到承载作用的基板上，把管脚引出来，然后固定包装成为一个整体。作为动词，“封装”强调的是安放、固定、密封、引线的过程和动作；作为名词，“封装”主要关注封装的形式、类别、基底、外壳、引线材料，强调其保护芯片、增强电热性能、方便整机装配的重要作用。SiP封装是将不同功能的裸芯片，包括CPU、GPU、存储器等集成在一个封装体内，从而实现一整个芯片系统。从某种程度上说：SIP=SOC+其他（未能被集成到SOC中的芯片和组件）。福建半导体芯片封装流程

系统级封装（SiP）技术是通过将多个裸片（Die）及无源器件整合在单个封装体内的集成电路封装技术。福建半导体芯片封装流程

SOC与SIP都是将一个包含逻辑组件、内存组件、甚至包含无源组件的系统，整合在一个单位中。区别在于SOC是从设计的角度出发，将系统所需的组件高度集成到一块芯片上；SIP是从封装的立场出发，对不同芯片进行并排或叠加的封装方式，实现一定功能的单个标准封装件。从某种程度上说：SIP=SOC+其他（未能被集成到SOC中的芯片和组件）。SiP封装基板半导体芯片封装基板是封装测试环境的关键载体，SiP封装基板具有薄形化、高密度、高精度等技术特点，为芯片提供支撑，散热和保护，同时提供芯片与基板之间的供电和机械链接。福建半导体芯片封装流程